BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07-029383

(43) Date of publication of application: 31.01.1995

(51)Int.CI.

G11C 16/04 G11C 11/56 H01L 21/8246

H01L 21/8246 H01L 27/112

(21)Application number : 05-193876

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

12.07.1993

(72)Inventor: SUGIURA NOBUTAKE

KATO HIDEO


MOCHIZUKI YOSHIO

(54) SEMICONDUCTOR MEMORY AND READING METHOD THEREFOR

(57)Abstract:

PURPOSE: To provide a reading circuit capable of expanding the reading room of a memory and reducing patterns and a peak current and a semiconductor storage device capable of operating a reading system using this circuit.

CONSTITUTION: A voltage variable circuit 9 for supplying a plurality of different sized potentials to word lines W1, W2,... is added to the semiconductor storage device for writing data of over 4 values in a memory cell 1. Then, by changing the size of a voltage impressed to the word line using this circuit, the data is read out. The reading operation is carried out being divided into plural times so as to read out the specified memory cell everytime the size of the



voltage is changed. As the voltage used for the voltage variable circuit is the one equal to the threshold valve of the memory cell, the memory cell may be used, a power voltage is decreased and supplied.

LEGAL STATUS

[Date of request for examination]

06.03.1998

[Date of sending the examiner's decision of

Searching PAJ Page 2 of 2

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3179943

[Date of registration] 13.04.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平7-29383

(43)公開日 平成7年(1995)1月31日


(51) Int.CL ⁶	織別起号	庁内整理番号	PI					技術表示	·倫所
G11C 18/04									
11/56									
HO1L 21/82	46								
			G	11C	17/ 00		305		
					11/ 34		381 A		
		審查詞求	未舒求	新求约	員の数5	FD	(全 22 頁)	最終頁に	だく
(21)山麻番号	特顧平5-193976		(71)	出願人	000003	078			
					株式会	社東芝	•		
(22)出題日	平成5年(1993)7	月12日			神奈川	吳川崎	市幸区取川町	2番地	
			(72)	発明者	衫馗	伸竹			
			1		神奈川	県川崎	市幸区堀川町等	80番1号	束
			1		芝半湾	体シス	テム技術セン	ター内	
			(72)	発明者	加藤	秀雄			
					神奈川	県川崎	市幸区福川町	80番1号	束
					芝半游	体シス	テム技術セン	ター内	
	,		(72)	発明者	望月	義夫			
					神奈川	吳川崎	市幸区项川町 (80番1号	東
			1		芝半湖	体シス	テム技術セン	ター内	
			(74)	代理人	护理士	竹村	慈		

(54) 【発明の名称】 半導体配管装置及びその読み出し方法

(57)【要約】

【目的】 メモリの読み出し余裕を広げ、パターンを縮小し、ピーク電流を減少させる読み出し回路やこれを用いた説出し方式を実施する事の可能な半導体記憶鉄置を提供する。

【構成】 4億以上のデータを1メモリセルに憲込む半 導体記憶装置にワード線W1、W2.・・に大きさの異 なる複数の電位を供給する電圧可変回路9を加える。そ して、この回路を用いてワード線に印顔される電圧の大 きさを換えながらデータを読み出す。その読み出し動作 は、所定のメモリセルを電圧の大きさを換えるごとにそ のメモリセルを記み出すように、複数回に分けて行う。 この電圧可変回路の電圧は、メモリセルのしきい値に等 しい電圧を用いるためにメモリセルを用いることもで き、また、電源電圧を減圧して供給する。



【特許請求の範囲】

【請求項 1 】 マトリックス状に配置された復数のメモ リセルと、

前記メモリセルのゲートが接続されている複数のワード 線と

前記メモリセルのドレインが接続されている複数のビット線と、

前記ワード線に少なくとも1つ以上の電位を供給する電 圧可を回路と、

読出し動作時において前記複数のメモリセルの中から読 19 み出される所定のメモリセルを少なくとも2つ以上内部 的に順次選択する手段を育するビット領選択手段と、

前記ピット線選択手段により選択された所定のピット線の電位を検出して前記複数のメモリセルの中から読み出されるメモリセルの複す電流をセンスするセンスアンプと

少なくとも2つ以上のラッチ回路と、

前記内部的に順次選択された少なくとも2つ以上のメモリセルの前記をンスアンプの出力を前記ラッチ回路にそれぞれラッチする順次回路とを備えていることを特徴と 26 する半導体記憶装置。

【語求項2】 マトリックス状に配置された複数のメモリセルと

前記メモリセルのゲートが接続されている複数のワード 線と

前記メモリセルのドレインが接続されている復数のビッ ト線と

前記ワード線に少なくとも1つ以上の電位を供給する常 圧可変回路とを構え、

前記電圧可変回路は、前記メモリセルを構成する所定の 30 少なくとも1つ以上のトランジスタ又はこのメモリセルの特性と同等の特性を有する少なくとも1つ以上のトランジスタにより構成されるリファレンスのトランジスタにより前記ワード線に供給する彼数の電位を設定することを特徴とする半導体記憶装置。

【語求項3】 マトリックス状に配置された複数のメモリセルと、

前記メモリセルのゲートが接続されている複数のワード 線と

前記メモリセルのドレインが接続されている複数のビッ 40 ト僚と、

前記ワード線に少なくとも1つ以上の電位を供給する電 圧可変回路とを備え、

前記電圧可変回路は、前記メモリセルを構成する所定の 少なくとも1つ以上のトランジスタ又はこのメモリセル や水のゲートに接続されたワード線を高レベルにして前 の特性と同等の特性を有する少なくとも1つ以上のトラ ンジスタにより構成されるリファレンスのトランジスタ のゲートに、前記ワード線に供給する複数の電位と同等 の電位を供給する手段を有し、前記リファレンスのトラ ンジスタのドレインに接続され、前記リファレンスのトラ の大の高低2つに設定して行っている。この標にデータ

ルの流す電流をセンスするリファレンスセンスアンプを 具備し、このリファレンスセンスアンブの出力により、 前記センスアンブの出力をこのセンスアンブに接続され たラッチ回路にラッチするか、又は前記センスアンブに 接続された出力回路により出力することを特徴とする半 準体記憶装置。

2

【請求項4】 前記リファレンスのトランジスタが、前記メモリセルと同じしきい値のトランジスタ、前記メモリセルとしまい値が異なるが電流特性が同じトランジスタ、前記メモリセルと同じしきい値で電流特性がこのメモリセルの電流特性の何倍かの電流特性を持つトランジスタ、又は前記メモリセルとしきい値が異なり、電流特性がこのメモリセルの電流特性の何倍かの電流特性を持つトランジスタのいずれか少なくとも1つ以上のトランジスタにより構成されることを特徴とする請求項2又は請求項3に記載の半導体記憶装置。

【詰求項5】 1読み出し動作において、マトリックス 状に配置された複数のメモリセルのゲートが接続されて いる複数のワード線の中の所定のワード線に弯圧可変回 路により所定の電位を供給する手段と。

前記メモリセルのドレインが接続されている複数のビット線の中の所定のビッット線の電位を検出し、その電位 に基づいて形成されたメモリセルデータを出力する手段 と

耐記所定のワード線が前記所定の電位の状態で 前記復数のビット線の中の他のビット線の電位を検出してその電位に基づいて形成されたメモリセルデータを出力し、この出力動作をさらに前記複数のビット線の別のビット線に続ける内部的手段とを備えていることを特徴とする半導体記憶整置の読み出し方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体記憶装置に係り、とくに、多値レベルのデータを記憶するROM(Re ad Only Memory)の読み出しに関するものである。

[0002]

【従来の技術】半導体記憶終暖、例えば、読出し専用R OMのメモリセルアレイは、MOSFETからなるメモリセルをマトリックス状に配置し、各メモリセルのゲートを行方向に延びる複数のワード線に接続すると共に、ソース、ドレインを列方向に延びる複数のビット線に接続して構成されている。この様な構造を有するROMのメモリアレイ中の所定のメモリセルを設出すには、このメモリの接続されたビット線を選択し、そして、メモリセルのゲートに接続されたワード線を高レベルにして前記所定のメモリセルのデータを設置す。ROMでは、通常1ビットのメモリセルのデータを設定するには、ではしている。各メモリセルのデータを設定するには低レベルの本価2つに対策にしている。この標にデータ を設定すると一つのメモリセルには1ビット分のデータ しか記憶することが出来ないため大容量のメモリを実現 しようとすると、チップサイズが大きくなるという欠点 があった。

【0003】そこで、近年、この様な欠点を解決するた めに1つのメモリセルに2ビット分のデータを記憶させ ることによって、メモリの大容量化をはかる方式が提案 されている。これを多値メモリという。その方式として は、メモリセルのトランジスタのゲート長やゲート幅を 変えることによって複数の異なった電流値を設定した り、或いはセルを構成するMOSトランジスタへ不純物 をイオン注入する際にそのインプラ量を変えてしきい値 管圧を複数の値に変える方法などがある。従来のメモリ は、例えば、そのメモリセルのしきい値を2種類に変化 させることにより「0~」 "1~の2種類の情報を書き 込むことが出来る。また、新しい方式による多値メモリ ではメモリセルに2種類以上の状態変化を持たせること により、2種類以上の情報を1つのセルに書き込んでセ ル容量を増大させている。多値メモリは、ROMだけで tc. EPROM, EEPROM, DRAM, SRAM 20 などの他の形式のメモリにも適用できる。図46は、多 値メモリとして、例えば、多値ROMのVg - Id 特性 を示す特性図である。このメモリは、 各メモリセルが4 種類のしきい値のいずれかを備えており、1つのメモリ セルに4種類の情報、即ち、2ビットの情報を持つこと が可能である。メモリセルのしきい値をV1~V4 (V 1 < V2 < V3 < V4) で表わし、しきい値V1 . V2 、V3、 V4 を有するメモリセルをそれぞれM00、M0 1. M10. M11と本発明では称する。そして、これら各 メモリセルはそれぞれ「00"、「01"、「10"、 ~11~の情報を有しているものとする。図はこの様な しきい値を備えた各メモリセルのVq - ld 特性を示す ものである。

【0004】図47に、この多値ROMの読出し回路を示す。図48は、図47の読出し回路に使われるセンス 増幅器(センスアンプ)の例であり、図49は、その出 力回路の1例である。図47において、メモリセルアレイ1は、複数のマトリックス状に配置されたMOSトランジスタからなるメモリセル(M1、M2、M3、・・・)から構成されている。 番メモリセルのゲートは、ワ 40ード線(W1、W2、W3、・・・)が接続されており、これらワード線は、ローデューダ2に接続されている。 番メモリセルのドレインは、ビット線(B1、B2

、B3、・・・)に接続され、ビット線は、第1の選 択トランジスタ (S11、S21、S12、S22、・・・) を 介して第1のカラムデコーダ3に接続されている第1の ビット選択線(L1、L2、L3、・・・) に接続して いる。ビット線は、複数本を1つのブロックとして、複 数のブロックを構成し、各ブロックはそれぞれ主ビット 線 (MB1、MB2、・・・) に接続している。主ビッ ト線は、第2の選択トランジスタ(S1、S2、・・ ・) を介して第2のカラムデコーダ4に接続されている 16 第2のビット選択線 (C1. C2. ・・・) に接続して いる。主ビット線は、センスアンプ5の入力側 (SIN) に接続され、とのセンスアンプ5の出力は、出力回路の 入力側に接続されている。アドレスの入力により第2の カラムデコーダ4によって第2の選択線の1本が選択さ れ、同時に第1のカラムコーダ3によって第1の選択線 の1本が選択される。そして、ビット線の1本が選択さ れてセンスアンプ5の入力SINに入力する。同様に、ロ ーデコーダもアドレスによりワード線の1本が選択さ れ、メモリセルのゲートに通常電源電圧(Van)が印加 される。ここで、アドレス信号によって第1のビット選 択線し1、第2のビット選択線C1及びワード線W1が 選択されると、メモリセルアレイからメモリセルM1 が 設出される。 図48のセンスアンプ5のP型トランジス タTr2と直列に接続されたP型の負荷トランジスタT r1 とメモリセルの流す電流 (! cell) によりセンスア ンプ5の入力SIMの電位は決定される。読出されたメモ リセルM1 が所定のしきい値を有するMGO、MO1 M1 G、M11の各セルである場合のセンスアンプラの入力SI Nのレベルは、図50に示す感様になっている。図48 に示すインバータ!N1. IN2、IN3の切変わり電 位INV1、INV2、INV3は、図のように設定す る。とのように設定し、前記各セルのいずれかのレベル と比較することにより、その結果がセンスアンプ5から 出力する。その出力DAi. DBi. DCiは、メモリ セルM1 がどのセルに相当するかにより表1に示すよう な値を示す。とのセンスアンプラの出力は、図49に示 す出方回路6に入力され、出力回路6で2ビットのデー タOUTA及びOUTBに変換される。すなわち、各セ ルによって得られる2ビットのデータがOUTA. OU

TBである。 【0005】 【表1】

					
トメモリセル	DAI	DBI	DCI	OUTA	OUTB
I			I ——— I	l	
M00	1 0	0	0	0	1 0
I	 		i ———	I	
MOI	1 1	0	0	0	j 1
I	I ———	I ———	 	I ————	I ———
M10	1	1	1 0]	0
I	I	I ———	I ———	I <i></i> -	
I MII	1	1	1	1	l i

[0006]

【発明が解決しようとする課題】以上のように、多値メ モリは該出されるが、このメモリ該出し法では、セルに 印加される弯圧VINからGND (接地)までの電位を4 分割してデータをセンスしているので、読出し余裕が少 なく、また、各セルを流れる電流(I cell)の差が少な いため負荷トランジスタTr1 などを用いる負荷の設定 が難しく、その分割がアンバランスになり読出し余裕も 無くなる。また、電流!cellのバラツキがあることや4. 値を越える情報を1つのセルに記憶させる場合を考慮に いれると、読出し余裕はさらに無くなり、正常な読出し 動作が行えない可能性もある。また「000~」 "01 0°など3ビットの情報を1つの情報としてメモリセル に記憶するには、セルに印創される電圧VINからGND まで電位を8分割する必要があり、さらに該出し余裕が なくなる。また、最近のメモリの多ピット化傾向や1度 の読出しで多数のデータをセンスし、それを順次読出す 方式のようにセンスアンプを多数値える必要が出て来た 場合。このような読出し回路による読出し方式では、パー30 ターンの増大やビーク電流の増加を招く。本発明は、こ の様な事情によりなされたものであり、メモリの読出し 余裕を広げ、バターンを確小し、ピーク電流を減少させ る読出し回路やこれを用いた該出し方式を実施すること が可能な半導体記憶装置を提供する。

5

[0007]

【課題を解決するための手段】本発明は、メモリセルのゲートに印加される電圧、即ち、ワード線に印加される電圧を変えながらデータを読出すことを特徴としている。また、読出し動作を数回に分けて行うことを特徴と 40 している。さらに、読出し動作時にメモリセルのゲートに印加される電圧をリファレンスのメモリセルにより設定することを特徴としている。すなわち、本発明の半導体記憶装置は、マトリックス状に配置された複数のメモリセルと、前記メモリセルのゲートが接続されている複数のワード線と、前記メモリセルのドレインが接続されている複数のワード線と、前記ワード線に少なくとも1つ以上の電位を供給する電圧可変回路と、読出し動作時において前記複数のメモリセルの中から読み出される所定のメモリセルを少なくとも2つ以上内部的に順次選択 55

する手段を有するビット線選択手段と、前記ビット線選 択手段により選択された所定のビット線の電位を検出し て前記彼数のメモリセルの中から読み出されるメモリセ ルの流す電流をセンスするセンスアンプと、少なくとも 2つ以上のラッチ回路と、前記内部的に順次選択された 少なくとも2つ以上のメモリセルの前記センスアンプの 出力を前記ラッチ回路にそれぞれラッチする順次回路と を備えていることを第1の特徴としている。また、マト リックス状に配置された複数のメモリセルと、前記メモ リセルのゲートが接続されている複数のワード線と、前 記メモリセルのドレインが接続されている複数のビット 線と、前記ワード線に少なくとも1つ以上の電位を供給 する電圧可変回路とを備え前記電圧可変回路は、前記メ モリセルを構成する所定の少なくとも1つ以上のトラン ジスタ又はこのメモリセルの特性と同等の特性を有する 少なくとも1つ以上のトランジスタにより構成されるり ファレンスのトランジスタにより前記ワード線に供給す る複数の電位を設定することを第2の特徴としている。 【①①08】さらに、マトリックス状に配置された複数 のメモリセルと、前記メモリセルのゲートが接続されて いる複数のワード線と、前記メモリセルのドレインが接 続されている複数のビット線と、前記ワード線に少なく とも1つ以上の電位を供給する電圧可変回路とを備え、 前記電圧可変回路は、前記メモリセルを構成する所定の 少なくとも1つ以上のトランジスタ又はこのメモリセル の特性と同等の特性を有する少なくとも1つ以上のトラ ンジスタにより構成されるリファレンスのトランジスタ のゲートに、前記ワード線に供給する複数の電位と同等 の電位を供給する手段を有し、前記リファレンスのトラ ンジスタのドレインに接続され、前記リファレンスのセ ルの流す電流をセンスするリファレンスセンスアンプを 具備し、このリファレンスセンスアンプの出力により、 前記センスアンプの出力をこのセンスアンプに接続され たラッチ回路にラッチするか、又は、前記センスアンプ に接続された出力回路により出力することを第3の特徴 としている。前記りファレンスのトランジスタが、前記 メモリセルと同じしきい値のトランジスタ、前記メモリ セルとしきい値が異なり電流特性が同じトランジスタ、 前記メモリセルと同じしきい値で電流特性がこのメモリ

(5)

セルの電流特性の何倍かの電流特性を持つトランジス タ、又は前記メモリセルとしきい値が異なるが電流特性 がとのメモリセルの電流特性の何倍かの電流特性を持つ トランジスタのいずれか少なくとも1つ以上のトランジ スタにより構成しても良い。本発明の半導体記憶装置の 該出し方法は、1読み出し動作において、マトリックス 状に配置された複数のメモリセルのゲートが接続されて いる複数のワード線の中の所定のワード線に電圧可変回 路により所定の電位を供給する手段と 前記メモリセル のドレインが接続されている複数のビット線の中の所定。 のビット線の電位を検出し、その電位に基づいて形成さ れたメモリセルデータを出力する手段と、前記所定のワ ード線が前記所定の電位の状態で前記複数のビット線の 中の他のビット線の電位を検出してその電位に基づいて 形成されたメモリセルデータを出力し、この出力動作を 更に前記復数のビット線の別のビット線に続ける内部的 手段とを備えていることを特徴としている。

[0000]

【作用】読出し動作を数回に分けることで、センスアン プの敷とピーク電流を減らすことができる。また、読出 し時にメモリセルのゲートに印加される電圧をあらかじ めデータの分かっているセル(リファレンスのセル)を 用いて設定することで、電源電圧の変動やセルの特性の 変化に対しても常に読出しに最適な電圧を選択できる。 [0010]

【実施例】以下、図面を参照して本発明の実施例を説明 する。まず、図1万至図11、図49を参照して第1の 実施例を説明する。図1及び図2は、半導体記憶装置の メモリセル部及びセンスアンプを含む出力回路部の回路 ブロック図、図3は、半導体記憶装置に用いるセンスア ンプの回路図、図4は半導体記憶装置に用いる出力回路 のラッチプロックの一例を示す回路図、図49は、この 半導体記憶装置に用いる出力回路の論理回路の1例を示 す回路図、図5は、この半導体記憶装置に用いるローデ コーダの回路図、図6は、この半導体記憶装置に用いる 管圧可変回路の回路図、図7は、この半導体記憶装置を 用いて実施した説出し動作のフローチャート図、図8 は、このフローチャートに従って読出し動作を行う場合 のワードレベルと読出し動作の時間変化を示す動作図、 ある。図1及び図2において、メモリセルアレイ1は、 複数のマトリックス状に配置されたMOSトランジスタ からなるメモリセル (M1 M2、M3、・・・) から 構成されている。メモリセルM1 は、前述した所定のし きい値を値えたセルM09の構造を備えている。同様にメ モリセルM2 M3、M4は、それぞれ前述のセルMG 1、M10、M11の構造を値えている。各メモリセルのゲ ートには、ワード線(W1 W2、W3、···)が接 続されており、これらワード線は、ローデコーダ2に接 続されている。各メモリセルのドレインはビット線(B 50 達したところで、内部アドレスにより第1のビット選択

1. B2、B3. ···) に接続され、これらビット線 は第1の選択トランジスタ(S11、S21、S12. S22、 ・・・〉を介して第1のカラムデコーダ3に接続されて いる第1のビット選択級(L1、L2、L3、・・・) に接続している。

【0011】ビット線は複数本を1つのブロックとし

て、複数のブロックを構成し、各ブロックは、それぞれ 主ビット線(MB1、MB2、・・・)に接続してい る。主ビット線は、第2の選択トランジスタ(S1、S 15 2.・・・)を介して第2のカラムデコーダ4に接続さ れている第2のビット選択線 (C1. C2.・・・)に 接続している。主ビット領は、センスアンプラの入力側 (SIN) に接続され、このセンスアンプラの出力SOUT は、出力回路のラッチブロック71~74の入力側に接 続している。 ラッチブロック71~74からデータDA 1. DB:、DC: (1=1~4)が出力され、これ は、出力回路の論理回路81~84に入力されて、この 論理回路81~84で2ビットのデータOUTiA、O UTiB(1=1~4)に変換される。レベルの異なる 電位が出力される電圧可変回路 9 がローデコーダ2 に接 続され、その出力によって所定のワード線™が選択され る。図6に示すように選圧可変回路9には、3種類の入 力(LW1、LW2、LW3)がそれぞれPチャネルト ランジスタTr3、Tr4、Tr5のゲートに入力さ れ、抵抗分割によって所定の出力2Wを得る。抵抗RG ~R3 による抵抗分割によってLW1 がローレベルのと きに出力2Wには図46に示すV2が出力するように設 定されている。 LW2 がローレベルのときに出力 ZWに は、同じくV3が出力するように設定されている。 【0012】そして、LW3がローレベルのときに出力 2Wには、V4が出力するように設定されている。ま た。この出力がそのゲートに入力するトランジスタエエ 7は、しきい値が零に近いエンハンスメント型であり、 これと直列に接続されている抵抗Rm 1を高抵抗にして いるためにその出力VWはほぼ2Wに等しい。この出力 VWは、図5のローデコーダ2に供給されるが、LW1 をローレベルにすると、ローデコーダ2によって選択さ れたワード線にV2 のレベルが出力される。LW2 をロ ーレベルにすると、ワード線にはV3 のレベルが出力さ 図9乃至図11は、この半導体記憶装置の動作波形図で 46 れる。LW3 をローレベルにするとワード線にはV4 の レベルが出力される。そして、LW1 ~LW3 をすべて ハイレベルにすると0 Vが出力される(図9万至図11 参照)。アドレス信号ADD!(ADD1、ADD2、 ADD3、・・・)によりカラムデコーダ4から第2の

ビット選択線C1 が選択され、ローデコーダ2からワー

ド線W1 が選択される。この時間時にしW1 をローレベ

ル、LEをハイレベルにするために、ワード線W1 は、

0 Vから V2 のレベルに充電される。ワード級 W1 は V

2 のレベルまで徐々に上がっていき、 V2 のレベルまで

銀し1 をハイレベルにする。このときメモリセルM1 が 選択される。このメモリセルM1は、しきい値電圧V1 を有するセルMos構造を備えている。

【0013】との時、センスアンプ5の出力Sour は、 ワード線がV2 のレベルであり電流を流しているので、 ①レベルとなり、このデータは、出方回路 6 1 のラッチ プロック7 1においてラッチパルスA1 によりラッチさ れる。そして、ラッチプロック71の出力DA1は、ア ンノウン (UNKNOWN) 状態 (データがりか 1か分 からない状態) から()レベルに変わる。次ぎに、内部ア ドレスを造めて第1のビット選択線し1をローレベルに し、第1のビット選択線し2をハイレベルにする。ワー 下線W1 はV2 のレベルを維持している。このときメモ リセルM2 が選択される。このメモリセルM2 は、しき い値電圧V2を有するセルMの機造を備えている。した がって、V2のレベルでは電流が流れないか、殆ど流れ ない。そのため、センスアンプの入力SINは、インバー タINの切り換り弯圧まで下がらず、その出力Scut は、1レベルとなる。このデータは、出力回路62のラ ッチブロック? 2においてラッチパルスA2 によりラッ チされる。そして、ラッチブロック?2の出力DA? は、アンノウン (UNKNOWN) 状態 (データが()か 1か分からない状態)から1レベルに変わる。次ぎに、 内部アドレスを進めて第1のビット選択級し2をローレ ベルにし、第1のピット選択線し3をハイレベルにす る。ワード線W1 はV2 のレベルを維持している。この ときメモリセルM3が選択される。このメモリセルM3 は、しきい値電圧V3を有するセルM10機造を備えてい る。したがって、V2のレベルでは電流が流れない。 ンバータINの切り換り電圧まで下がらず、その出力S CUT は、1 レベルとなる。このデータは、出力回路63 のラッチブロック73においてラッチバルスA3 により ラッチされる。そして、ラッチブロック73の出力DA 3 は、アンノウン (UNKNOWN) 状態 (データが () か1か分からない状態)から1レベルに変わる。次に、 内部アドレスをさらに進めて第1のビット選択線し3を ローレベルにし、第1のビット選択線し4をハイレベル にする。ワード線W1 はV2 のレベルを維持している。 M4 は、しきい値電圧V4 を有するセルM11機造を備え ている。したがって、V2 のレベルでは電流が流れな い。そのためセンスアンプの入力SINは、インバータ! Nの切り換り電圧まで下がらず、その出力Sour は、1 レベルとなる。このデータは、出力回路64のラッチブ ロック74においてラッチパルスA4によりラッチされ る。そして、ラッチブロック74の出力DA4は、アン ノウン (UNKNOWN) 状態 (データがりか) か分か ちない状態) から1 レベルに変わる。この様に、カラム

スA1 ~A4 でデータをラッチして行く。 ラッチパルス A4 でデータをラッチした後、カラムデコーダ3の操作 で、第1のビット選択線し1~しょをすべてローレベル にし、かつ、電圧可変回路9の入力し型1をハイレベ ル. LW2 をローレベルにしてワード線W1 をV3 のレ ベルに充電する。

【0015】ワード線W1 が徐々に上がっていき、V3 のレベルまで達したところで、内部アドレスにより第1 のビット選択線11をハイレベルにする。このときメモ リセルM1 (セル構造M00)が選択される。この時セン スアンプ5の出力Sout は、ワード線がV3のレベルで 電流を流れているので、リレベルとなり、このデータ は、出力回路61のラッチブロック?1においてラッチ パルスB1 によりラッチされる。そして、ラッチプロッ ク?1の出力DB1 は、アンノウン状態から()レベルに 変わる。次に、内部アドレスを進めて第1のビット選択 線し1をローレベルにし、第1のビット選択線し2をハ イレベルにする。このときメモリセルM2(セル構造M0 1) が選択される。したがって、 >3 のレベルで電流が 29 流れるのでセンスアンプの出力Sour は0 レベルとな る。このデータは出力回路62のラッチブロック72に おいてラッチバルスB2 によりラッチされる。 そしてラ ッチブロック?2の出力DB2は、アンノウン状態から ①レベルに変わる。次に、内部アドレスを進めて第1の ピット選択線し2をローレベルにし、第1のピット選択 綴し3 をハイレベルにする。このときメモリセルM3 (セル構造M10) が選択される。したがって、V3 のレ ベルであり電流が流れないか、ほとんど流れない。その ため、センスアンプの入力SINは、インバータINの切 【0.0.1.4 】そのため、センスアンプの入力 SINは、イー30 り換り電圧まで下がらず、その出力 Scur は、1 レベル となる。

【0016】このデータは、出力回路63のラッチプロ ック?3においてラッチバルスB3によりラッチされ る。そして、ラッチブロック73の出力DB3は、アン ノウン状態から1レベルに変わる。次に、内部アドレス をさらに進めて第1のビット選択線し3をローレベルに し、第1のビット選択線し4をハイレベルにする。この ときメモリセルM4 (セル構造M11)が選択される。従 って、V3 のレベルでは電流が流れない。そのため、セ このときメモリセルM4 が選択される。このメモリセル 46 ンスアンプの入力SINは、インバータ I Nの切り換り篙 圧まで下がらず、その出力Sour は1レベルとなる。こ のデータは出力回路64のラッチプロック74において ラッチパルスB4 によりラッチされる。そして、ラッチ プロック74の出力DB4 は、アンノウン状態から1レ ベルに変わる。この様に、カラムデコーダ3を内部アド レスで切り変えながらラッチパルスB1~B4でデータ をラッチして行く。 ラッチパルスB4 でデータをラッチ した後カラムデコーダ3の操作で、第1のビット選択線 L1~L4をすべてローレベルにし、かつ、毎圧可変回 デコーダ3を内部アドレスで切り変えながちラッチパル - 56 - 觜9の入力LW2 をハイレベル、LW3 をローレベルに

してワード線W1をV4のレベルに充電する。ワード線 №1 の篙位が徐々に上がっていき、V4 のレベルまで達 したところで、内部アドレスにより第1のビット選択線 L1 をハイレベルにする。このときメモリセルM1 〈セ ル構造MGO) が選択される。この時、センスアンプ5の 出力Sour はワード線がVョのレベルで電流を流れてい るので、()レベルとなり、このデータは、出力回路6-1 のラッチプロック7!においてラッチバルスC1 により ラッチされる.

【0017】そして、ラッチブロック?1の出力DC1 は、アンノウン状態からリレベルに変わる。次に、内部 アドレスを進めて第1のビット選択線し2をハイレベル にする。このときメモリセルM2 (セル構造Mo1)が選 択される。 したがって、 センスアンプの出力 Sour は() レベルとなる。このデータは、出力回路62のラッチブ ロック72においてラッチバルスC2 によりラッチされ る。そして、ラッチプロック72の出力DC2は、アン ノウン状態から()レベルに変わる。次に、内部アドレス を進めて第1のビット選択線し3をハイレベルにする。 このとき、メモリセルM3 (セル構造M10)が選択され*20

* る。したがって、センスアンプの出力Sout は) レベル となる。このデータは、出方回路63のラッチブロック 73においてラッチパルスC3 によりラッチされる。そ して、ラッチブロック73の出力DC3は、アンノウン 状態から0 レベルに変わる。次に、内部アドレスをさら に進めて第1のビット選択領しすをハイレベルにする。 ワード線W1 はV4 のレベルを維持している。このとき メモリセルM4 が選択される。そのため、センスアンプ の出力Sour は 1 レベルとなる。このデータは、出力回 16 路64のラッチブロック74においてラッチパルスC4 によりラッチされる。そして、ラッチブロック74の出 力DC4は、アンノウン状態から1レベルに変わる。こ の様にカラムデコーダ3を内部アドレスで切り変えなが ちラッチパルスC1 ~C4 でデータをラッチして行く。 ラッチバルスC4 でデータをラッチした後、電圧可変回 路9の入力LW3をハイレベル、ローデコーダ2の非選 択信号しEをローレベルとしてローデコーダ2の出力を すべてローレベルにして読出し動作を終了する。

12

[0018]

【表2】

メモリセル	•		•			•
M 1 (M00)	1=1	0	0	i o i	0	1 0
M 2 (M01)	1 = 2	1	0	0	0	1
M 3 (M10)	i = 3	1	1	0	1	0
————— M4 (M11)	•					<u>-</u>

【0019】との1連の読出し動作によって、ラッチ回 路?1からデータ"000"が出力し、これが論理回路 81に入力されて、ここから2ビットデータ「00」が 出力される。同様にして他の論理回路82~84から、 データ「01"、「10"、「11"が出力される。こ のときに読み出されたデータは、上記の表2に示され る。その後、カラムデコーダ4の出力を切り変えて第2 のビット選択線C2、C3・・・を選択して次ぎの読出 変化させること及び従来1回で行っていた読出し動作 (即ち、所定のメモリセルを1回だけで該出す。)を数 回に分けて行う(即ち、所定のメモリセルを数回に別け て読出す。) ことに特徴があり、図7は、その特徴を示 すこの実施例の前記1連の助作を説明するフローチャー ト図である。まず、所定のワード線の電位(ワードレベ ル)を0の状態で読出し動作をスタートさせる。主ビッ ト線 (MB1、MB2、MB3、・・・) のうちの1つ の主ビット線に接続されたビット線に接続され、そし て、ワード線(W1、W2、W3、・・・)の内の1つ 50 出し動作を終了する。次の、次の読出し動作を行うため

のワード線に接続されたメモリセルアレイ1のメモリセ ルを読み出すことを図8に示す!読出し動作という。 【0020】この該出し動作中、前記ワードレベルは第 1の電位 (V2)、第2の電位 (V3)、--・第mの 電位(Vm+1)に変化される。この実能例では、3つの 電位を用いている(m=3)。次に、前記所定のワード 線を第1の電位V2に充電する。図8のように、このワ ード線が第1の電位に達するまでは読出しは行わず、こ し勤作を行う。以上のように本発明は、ワード線電位を 49 の電位になってからワード線に接続された第1のメモリ セルM1 を選択してこれを読出す。次いで、第2 第3 ・・・のメモリセルを読出し、第nのメモリセルMn ま で読出す。この実施例では第4のメモリセルM4 まで読 出す。最後のメモリセルを読出してから、ワードレベル を1つ上げて、ワードレベルを第2の電位V3にする。 そして、この状態で前と同様に前記メモリセルを順次読 出す。これを最後の第3の電位Vaまで繰り返し、最後 の電位において、最後のメモリセルM4 が読出されてか ろ、前記所定のワード線のワードレベルを()にして1読 (8)

に、カラムデコーダ4により次の第2のビット選択線を 選択してから、所定のワード線のワードレベルを所定の 電位に上げる.

13

【0021】次いで、図12と図13を参照して第2の 実施例を説明する。図12は、半導体記憶装置の読出し 動作を示すフローチャート図、図13は、このフローチ ャートに従って読出し動作を行う場合のワードレベルと 設出し動作の時間変化を示す動作図である。本発明で は、ワードレベルを設出し動作中において順次変えてい くので、ワードレベルを所定の電位まで充電するには、 ある程度時間がかかり、その間は該出しは行わない。し たがって、その時間を効率良く短くすることは重要であ る。前記第1の実施例では、2つの読出し動作を連続し て行う場合に、ワードレベルをV4から()Vに1度落と し、その後V2のレベルに上げている。この実施例では 第1の該出し動作の最後のワードレベルV4からりVに 落とさず、次の第2の読出し動作の最初のワードレベル V2 に変えている。したがって、充電時間が短くなり、 読出し動作時間が短縮される。その手順は、図12に示 すように第1の読出し動作の最終段階のメモリセルM4 を読出してから、ワードレベルをOVにしないでカラム デコーダ4によって第2のビット選択線Cを変え、その 後第2の該出し動作のためにワードレベルをV2 にす

【0022】次いで、図14と図15を参照して第3の 実施例を説明する。図14は半導体記憶装置の読出し動 作を示すフローチャート図、図15は、このフローチャ ートに従って読出し動作を行う場合のワードレベルと読 出し動作の時間変化を示す動作図である。この実施例で は1読出し動作を前半(k=0)と後半(k=1)に分 け、後半は、前半とは逆の読出し順序で実施する。ま ず、所定のワード線のワードレベルを()の状態で読出し 動作をスタートさせる。との読出し動作中、前記ワード レベルは、第1の電位 (V2)、第2の電位 (V3)及 び第3の電位(V4)に変化される。次ぎに、前記所定 のワード線を第1の電位V2に充電する。図15の様 に、とのワード線が第1の電位に達するまでは、読出し は行わず、この電位になってからワード級に接続された 第1のメモリセルM1を選択し、これを読出す。次い で、第2、第3、第4のメモリセルを読出す。最後のメ モリセルを読出してから、ワードレベルを1つ上げて、 **ウードレベルを第2の電位V3 にする。そして、この状 懲で前と同様に前記メモリセルを順次読出す。これを最** 後の第3の電位 V4 まで繰り返し、最後の電位におい て、最後のメモリセルM4が該出されてから、後半(k = 1)の動作に移り、カラムデコーダ4によって次の第 2のビット選択線を選択し、第3の電位V4のままで後 半の読出しを行う。前半は、所定のワードレベルにおい て、読出し1~4の順序で4回読出しを行うのに対し

行う。後半の読出しが終わってから前記所定のワード線 のワードレベルを0にして1該出し動作を終了する。次 に、次の該出し動作を行うために、カラムデコーダ4に より次の第2のビット選択線を選択してから、所定のワ ード線のワードレベルを所定の電位(V2)に上げる。 【0023】次いで、図16と図17を参照して第4の 実能例を説明する。図16は半導体記憶装置の読出し動 作を示すフローチャート図、図17は、このフローチャ ートに従って読出し動作を行う場合のワードレベルと読 出し動作の時間変化を示す動作図である。この実施例で は、第3の実施例と同様に1読出し動作を前半(k= () と後半(k=1) に分け、後半は、前半とは逆の読 出し順序で実施する。まず、所定のワード線のワードレ ベルを()の状態で読出し動作をスタートさせる。この読 出し動作中、前記ワードレベルは、第1の電位(V2)、第2の電位(V₃)及び第3の電位(V₄)に変 化される。次に、前記所定のワード線を第1の電位V2 に充電する。この電位V2 になってから第1のメモリセ ルM1 を選択してれを読出す。次いで、第2、第3、第 4のメモリセルを読出す。最後のメモリセルを読出して から、ワードレベルを1つ上げて、ワードレベルを第2 の電位V3にする。そして、この状態で前と同様に前記 メモリセルを順次読出す。これを最後の第3の電位V4 まで繰り返し、最後の常位において、最後のメモリセル M4 が読出されてから、後半(k=1)の動作に移り力 ラムデコーダ4によって次の第2のピット選択線を選択 し、第3の電位 V4 のままで後半の読出しを行う。 前半 は、所定のワードレベルにおいて、読出し1~4の順序 で4回読出しを行うのに対して、後半では、前半とは逆 の順序で設出し4~1を行う。そのときの設出し最後の ワードレベルV2 は、そのまま維持して、次の読出し動 作に入る。即ち、ワードレベルV2を維持したまま、カ ラムデコーダ4により次の第2のビット選択線を選択し てから、そのワードレベルで次に前半の該出しを行う。 【1)024】以上のように、本発明の実施例は、ワード 線の電位を変えながら読出しを行うので、例えば、ワー ドレベルソ2 において読出しを行う場合は、電流を流す セルMGOと、電流を流さないか殆ど流さないセルMG1、 M10. M11をセンスし、ワードレベルV3 において読出 しを行う場合は、電流を流すセルMoo、Mote、電流を 流さないか殆ど流さないセルM10、M11をセンスし、ワ ードレベルV4 において読出しを行う場合は、電流を流 すセルMGO、MO1、M10と、電流を流さないか殆ど流さ ないセルM11をセンスする(図46参照)。したがっ て、センスレベルは、つねに1つ設定すれば良く、ま た。センスすべきメモリセルのセル電流 (i cell) の差 が大きいので広い読出だし余裕を待つことができる。ま た。4 館の多値ROMのセル4 個のデータを読出すため に、従来ではセンスアンプのデータのセンス部分(図3 て、後半では、前半とは逆の順序で4回読出し4~1を「50」のIN)が3個必要であったが、この実施例では、セン

(9)

スアンプのデータのセンス部分が1つで良いために、半 導体基板のパターン面論が縮小され(本実施例では、イ ンバータを用いているが、例えば、カレントミラーを用 いたり、道々の工夫を加えた場合、かなりのパターン面 論を持つ)、さらに、内部で該出しを、例えば、4回に 分けて行うためにセンスアンプの動作電流を1/4に抑 え、また、センスアンプの個数も1/4ですむため、パ ターン面論が縮小される。

15

【0025】以上のように、本発明ではワード線のレベルを変化させながら該出しを行い、その該出し動作は、10各ワードレベルにおいて複数に分割して行っている。このレベルを変化させる場合において、図6に示す電圧可変回路を使用して、電線電圧(Vad)により所定のワード線レベルを設定している。ここで、前述の各実絡例について、図46に示されるメモリセルのしきい値V1~V4に具体的な数値を当てはめて説明する。メモリセルのしきい値は、それぞれV1=0.7V、V2=1.7V、V3=2.5V、V4=3.5Vとし、ワード線の第1のレベルをV2、第2のレベルをV3、第3のレベルをV4とする。この電圧可変回點では、抵抗分割によって電線電圧から所定の出力VWを得るために抵抗R0を595Q、抵抗R1を805Q、抵抗R2を357Q、抵抗R3を85Qと設定する。この様に設定する

と、電源電圧Vddを4、i)Vとした場合において、各抵米

* 抗に直列に接続されたスイッチングトランジスタのゲー ト電圧LW1がりの時にワード線に第1のレベルが供給 され、LW2が0の時にワード線に第2のレベルが供給 され、LV3がりの時にワード線に第3のレベルが供給 される。通常、電源電圧は、ある範囲があり、その範囲 内での回路動作を保証しなければならない。例えば、常 源電圧の保証範囲を4.0V~6.0Vとした場合、V au= 6. 0 Vでは、下記の表4に表されるようにワード 線の可変レベルが必要とする狙い目より大きく崩れてし まう。これは、下記の表3に示すようにレベルの設定が 電源電圧の単純な抵抗分割により行われているためであ る。従って、この弯圧可変回路では、回避できない問題 である。また、ワード線の可変レベルの狙い目はメモリ セルの特性により決定するが、図6の電圧可変回路では 予め可変レベルが抵抗で設定されているために、メモリ セルの特性が予定よりずれた場合、読み出しに最適なワ ード線のレベルからずれてしまう。これは可変レベルの 狙い目をメモリセルのしきい値V2. V3、V4 ではな く、別のレベル、例えば、メモリセルのしきい値の中間 û. $(V_1 + V_2)/2$. $(V_2 + V_3)/2$. $(V_3 + V_3)/2$. + V4) /2のように選んだ場合でも問題は同じであ

16

[0026]

【表3】

!					ı			****		
•		LW2			•			V₩		
	-	1	-		-	-			-	
1	ı	0	ı	1	F	0/	(R	0 + R	2)	×Vdd
	-	1	-		•					

[0027]

※ ※【表4】

_				
	入力			
1.				
ı	担い目	l 1.7V	2. 5V	3. 5VI
1 -		I ———— I		
1	Vdd=4. 0 V	1. 7V	2.5V	3. 5V
1-		I ———— I		
1	Vdd=6. 0 V	12. 55V	3. 75V	5. 25V I

【①028】以上のように、図6のワード線に対する電圧可変回路では、可変レベルの設定が、電源電圧の違いやメモリセルの特性が予定よりずれた場合に読み出しに最適なワード線のレベルからずれるという問題がある。

るととにより、電源電圧の違いやメモリセルの特性が予定よりずれた場合にも該出しに最適なワード線のレベルを供給できる回路を用いた実施例について説明する。

最適なワード線のレベルからずれるという問題がある。 【①029】まず、図18を参照して第5の真緒例を説 次に、ワードレベルを決定するためにメモリセルを用い 50 明する。図は、ワード線のレベルを供給する電圧可変回 (10)

路である。この電圧可変回路に利用するメモリセルMG 1. M16. M11にそれぞれ直列に接続される抵抗Rm1 Rm22. Rm33及び抵抗Rm44は、高抵抗で あり、トランジスタTrll、Tr22、Tr33は、 ① Vに近いしきい値を持つエンハンスメント型トランジ スタである。電源電圧Vddが印加されるPチャネルトラ ンジスタT f 8のゲート電圧CEBをローレベルにした ときにノード2回11のレベルは、抵抗Rm11が高抵 抗であるため電流が殆ど流れない率と、メモリセルMoi のゲートがそのドレインに接続されているために、メモ リセルMigiのしきい値V2のレベルを2W!」が越える とメモリセルMoiが電流を加速度的に流し始める事によ り、ほぼV2のレベルに落ち着く。また、電源電圧の変 化に対しても低抗Rmllの流す電流が、2WllがV 2のレベルを越えたときにメモリセルMGIが流す電流に 比べ、あまりにも小さいためノード乙V11のレベル は、V2のレベルに落ち着く。同様の理由により、ノー ド2W22は、メモリセルM10のしきい値V3に落ち着 き、ノード2W33は、メモリセルM11のしきい値V4 に落ち着く。また、トランジスタ丁ェ11、丁ェ22、 Tr33は、0Vに近いしきい値を持つエンハンスメン ト型であることと抵抗Rm44が高抵抗である事によ り、ノードV図のレベルは、LW11がロウレベルのと きほぼ2 W 1 1 のレベル、即ち、V 2 が出力され、L W 22がロウレベルのときほぼ2▼22のレベル、即ち、 V3が出力され、LW33がロウレベルのときほぼ2W 33のレベル、即ち、V4が出力される。

17

【0030】また、この電圧可変回路の出力VVをロウ デコーダの電源VWとして供給することにより、しW1 1がロウのときV2のレベルを供給し、LW22がロウ のときV3のレベルを供給し、LW33がロウのときV 4のレベルを供給する字ができる。以上のように、この 実施例では、電源電圧の違いやメモリセルのしきい値の 変勁によらず、常にメモリセルのしきい値のレベルをワ ード線に供給できる。この実施例の半導体記憶装置を用 いて、次ぎに示すような読出し方法を行った場合につい て考えてみる。読出すセルが、ワード線が第1のレベル にあるときにはMccかどうかを判別し、ワード線が第2 のレベルのときにはMooもしくはMotかどうかを判別 し、ワード級が第3のレベルのときにはMoo、Mot. M 15のなかのいずれかであるかもしくはそうでないかを判 別し、この判別の結果により該出したセルが何であるか 判別する。また、そのメモリセルの判別にはセル電流を 用いて判別するものとする場合である。この場合のワー ド線の第1のレベルとはLW11がロウレベルのときの レベルであり、第2のレベルとはLW22がロウレベル のときのレベルであり、第3のレベルとはし₩33がロ ウレベルのときのレベルである。ワード線が第3のレベ ル、つまり、V4のときの読出して、最も判別しにくい

V4のレベルのときにMoo、Moo、M10の内のM10が最 もセル電流が少ないためである。

【0031】ここで、電源電圧がM11のしきい値より下 がり、Miloのしきい値とMilのしきい値の間にある場合 について考える。この時、第3のレベルはこの実施例で は電源電圧である。しかし、電源電圧を昇圧し、ワード 線に電源電圧以上の電圧(V4)を与えない場合、最も 読出し易いワード線の電位は、M16のセル電流が最も大 きくなる電位、即ち、電源電圧であり、この実施例の回 路は、上記のような場合においても読出しに最適な常位 をワード線に供給することができる。次に、図19万至 図34を参照して第6の実施例を説明する。図19はワ ード線のレベルを供給する電圧可変回路である。この回 路に用いられる紙抗RPO、RP1、RP2、RP3、 ···、RP19、RP20は、すべて同じ抵抗値であ る。電源電圧をVodとすると、この電圧可変回路の入力 GVが1で、GVBが0の時には、抵抗RP0~RP2 ①の抵抗分割によりノードVad5は、Vadの5%の電位 になり、ノード Yad 1 ()は、 Yadの 1 ()%の電位にな る。即ち、ノードVoidn (n=5、10、15. ・・ - . 90、95 . 100) は、Vadのn%の電位にな る。一方、入力GVBが1でGVが0のときにはノード Vdd5は、Vddの0%の電位(0V)になり、ノードV aul ()は、Vdaの5%の電位になる。即ち、ノードVd dnは、Vesの (n-5)%の電位になる。また、ノー FVXには、RDが1のときに入力GD5~GD100 のいずれか!つを!にすることでノードVod5~Vod! 00の電位になる。

【0032】さらに、抵抗Rm2は高抵抗であり、トラ ンジスタTェ9は、0Vに近いしきい値を持つエンハン スメント型トランジスタであるためにRDが1のときに は、ノードVV2の電位は、ほぼVXの電位に等しくな る。即ち、この回路は、出力VW2のレベルを電源電圧 の5%、10%、15%、・・・、100%に可変でき る。また、GVとGVBとを切り換えることにより簡単 に)段低いレベル(例えば、電源電圧の20%なら、そ れより5%低い電源電圧15%にする。)に切り換える ことができる。さらに、VW2は、図5に示されるロウ デコーダの電源VWに供給することでワード線にVW2 の電位を供給できる。図20は、カウンタ回路である。 この回路のD1及びD2は、ディレイ回路であり、D1 は、50NS、D2は、20NSのディレイ回路であ る。図21万至図22は、デコーダ回路である。図23 乃至図27は、可変レベルのアドレスをラッチするラッ チ回路である。図28は、可変レベルを読出しに最適な レベルにストップするための可変ストップ回路である。 RBがロウのときにSA1~SA3のいずれか1つをハ イとし、M01. M10、M11のいずれか1つを選択するも のである。このときメモリセルの流す電流(セル電流) ものは、M10とM11の分解である。それは、ワード線が 50 により、ノードSBの電位が下がり」セル電流があるレ

ベルを越えると【NV】で表されるインバータの出力が ロウからハイに切り換わる。ここに負荷トランジスタ下 〒30の電流供給能力は、十分小さく、上記メモリセル が少しでも電流を流した場合すぐに【NV】のインバー タの出力が切り換わる。

19

【0033】図29は、読出し動作に入るときにワード 線のレベルを1段下げるためのレベル切り換え回路であ る。図30は、図21万至図22のGDENDが1にな ったときにパルスを発生させるパルス発生回路である。 回路内のD3、D4は、ディレイ回路であり、D3は、 5NS、D4は、10NSである。図31にこの実施例 を説明するためのメモリセルの特性モデルを示す。メモ リセルのしきい値をMGGが0、70V、MGDが1、70 V. M10が2. 50 V、M11が4. 70 Vであるとす る。図32、図33、図34は、電源電圧Votが4. () Vで、上記セル特性の時の回路の動作液形である。以後 この動作波形に従い説明を進めていく。まず、入力RB を)とし、図28の可変ストップ回路をアクティブとす る。また、同時にRBBをりとすることで図29のGV Bが1となり、図19の低抗RP0~RP20に電流が 流れる。同時に、RSに負のバルスを加え図20の出力 WA O~WA 4(以後このWA O~WA 4のデータをワ ードアドレスと呼ぶこととする)をりにリセットする。 また図28の入力SA1を1とすることで、図28の可 変ストップ回路は、Modが選択される。この時とのセル のゲートVW2は、0VであるためノードSBは1であ る。その後RDを1にし、図21乃至図22のデコーダ 回路の出力をアクティブとすることでGDO5が1にな るが、GVBが1であるためVW2は変わらずりであ る。その後図28の入力SRに正のパルスを加えること により、第1のワード線の可変レベルを決定する動作に

【0034】SRに加えられた正のパルスにより、WB が1となり、図29の回路の出力GVBが1からりに、 GVが0から1に切り換わり、VW2には0.2Vが供 給される。また、WBが1となることで、図20のカウ ンタ回路がアクティブとなりWKが発振を始め、WKの 波形の立ち上がりでWLが正のパルスを出す。このWL のパルスにより、ワードアドレスが順次切り換わり図2 3乃至図27のラッチ回路の入力しE0が1、しE1~ LE3が0であることにより、図21乃至図22のGD 05~GD100が順次切り換わる。GD05~GD1 0.0が順次切り換わることにより、図1.9のV♥2が 0. 2V、0. 4V、0. 6V···というように0. 2Vステップ(電源電圧の5%ステップ)で上がってい く。VW2が1.8V、即ちGD45が1となったとき にセルM91のしきい値を越え、図28のノードSBが1 からりに切り換わり(GD45が1となった後に、ノー ドSBが切り換わるまでのディレイ時間はノードSBの

20 V1の出力が0から1に変わり、WBが0に変わる。W Bがりに変わることでGVBとGVが切り換わり、VW 2には1.8Vの1段低いレベル、1.6Vが供給され る。また、WBがOに変わることで図20のカウンタ回 路のWKの発振が止まり、またワードアドレスの切り換 わりが止まる。VW2は、本体セルのワード線にも供給 されているため、本体セルのワード線にも1.6V、即 ちMoiのしきい値より()、1V低い電位が供給される。 【0035】ととで、第1の読出し動作を行い、図28 の入力SA1を1から0とし、SA2を0から1にす る。SA1を1から0とすることで図23乃至図27の >-FWA01, WA11, WA21, WA31, WA 41に第1のワードアドレスがラッチされる。また、図 28のノードSBは、0から1に切り換わる。その後、 SRに再び正のバルスを加えることで第2のワード線の 可変レベルを決定する動作に入る。第1のワード線の可 変レベルを決定する動作と同様に、WBが1となり、図 29の回路の出力GVがりから1に切り換わり、VW2 には、1.8 Vの電位が供給される。また、図20のカ ウンタ回路がアクティブとなり、第1のワード線の可変 レベルを決定する動作と違いワードアドレスは、事前に リセットされていないため、ワードアドレスは、先程の 続きから順次切り換わる。また、GDnは、先程の続き のGD45より順次切り換わり、VW2の電位が順次上 昇していく。VW2がM10のしきい値を越えた時、すな わちGD65が1となりVW2が2、60Vとなった 時、図28のノードSBが1から0に切り換わり1NV 1の出力が0から1に変わり、WBが0に変わる。WB がりに変わることでGVBとGVが切り換わり、VW2

【0036】先に述べたようにVW2は、本体メモリセ ルのワード線にも供給されているため本体メモリセルの ワード線にも2. 4V、すなわちM10のしきい値より 0. 1 V低い電位が供給される。ことで第2の読出し動 作を行い、図28の入力SA2を1から0にSA3を0 から1にする。SA2を1から0とすることで、図23 乃至図27のノードWA02、WA12、WA22、W A32、WA42に、第2のワードアドレスがラッチさ れる。また図28のノードSBは、0から1にきり変わ る。その後、SRに再び正のパルスを加えることで第3 のワード線の可変レベルを決定する動作にはいる。第1 及び第2のワード線の可変レベルを決定する動作と同様 に、WBが1となり、図29の回路の出力GVBが1か ちりに、GVがりから1に切り換わり、VW2には、 2. 6 Vに電位が供給される。また、図20のカウンタ 回路がアクティブとなり、GD65より順次切り扱わ 容量により発生したディレイ時間を表している。) IN 50 る。 図28の回路で今選択されているセルはM11であ

には2.6 Vの1段低いレベル、2.4 Vが供給され

る。また、WBが0に変わることで、図20のカウンタ

回路のWKの発振が止まり、またワードアドレスの切り

換わりが止まる。

る。そして、M11のしきい値は4.70Vであるので、 GD100が1となり、VW2に電源電圧4. 0Vの電 位が供給されても、SBは1のままである。GD100 が1となった後の次のWLのパルスでGD100とGD ENDが同時に1となり、図30の出力SUから正のパ ルスが出る。 このパルスによりWBがりになり、 図2 () のワードアドレスの切り換わりがとまる。第1及び第2 のワード線の可変レベルを決定する動作では、図29の レベル切り換え回路により、VW2のレベルを1段下げ ていたが、GDENDが1となることでGVBとGVは 10 切り挟わらずそのまま電源電圧が供給される。

21

【0037】ととで、第3の読出し動作を行い。図28 の入力SA3を1から0にすることで、図23乃至図2 70/-FWA03, WA13, WA23, WA33, WA43に、第3のワードアドレスがラッチされる。そ の後、RDをりとすることで図21万至図22のGDn 及びGDENDをすべてりとし、またVW2をりにす る。その後RB、RBBを1とし、図28の可変ストゥ プ回路をインアクティブとし、また図29のGVB、G V共にOとすることで図19の抵抗RPO~RP20に 流れる電流をカットする。以上でワード線の可変動作の 1サイクルが終了である。2サイクル目には、まず初め にRBBをOとし、図19の抵抗に電流を流す。この時 の図29の出方は、GVBが1でGVが0である。次に 図23万至図27の入力しE()を()。 しE 1を1とする ことで、可変動作の1サイクル時にラッチした第1のワ ードアドレスが出力され、同時にRDをlとすることで VW2には、可変動作の1サイクル時の第1の可変レベ ルと同様の1.6 Vが供給される。とこで、第1の該出 し動作を行う。次に、図23万至図27の入力し日1を ①. LE2を1とすることで、可変動作の1サイクル時 にラッチした第2のワードアドレスが出力され、VW2 には可変動作の1サイクル時の第2の可変レベルと同様 の2. 4 Vが供給される。とこで第2の読出し動作を行 5. 次に、図23万至図27の入力しE2を0. LE3 を1とすることで可変動作の1サイクル時にラッチした 第3のワードアドレスが出力される。この時GDEND が1となるためGVBがり、GVが1となり、VW2に は可変動作の1サイクル時の第3の可変レベルと同様電 頻電圧が供給される。

【0038】ととで第3の読出し動作を行う。その後、 LE3を0、LE0を1とし、同時にRDを0とするこ とでVW2がりとなる。その後RBBを1とすること で、GVB、GVを共にりにし、図19の抵抗に流れる 電流をカットする。以上で2サイクル目が終了である。 3サイクル以降は、2サイクル目と同様の動作を行うこ とにより、第1の可変レベル、第2の可変レベル、第3 の可変レベルにワード線を簡単に可変することができ る。以上の説明のように本実施例の回路は、可変レベル を決定するために3種のセルを用い、そのセルのゲート 50 ているが、例えば、1サイクル時と、2サイクル時以降

に徐々に電圧を加えてゆき。そのセルが電流を流す少し 手前の電位を第1、第2 第3の可変レベルとしている ため、セルの特性が予定よりずれた場合、可変レベルも 同時にずれ常に読出しに最適なワード線のレベルを供給 できる。また、電源電圧について、例えば、前記説明で は4.0 Vとして説明しているが、これは6.0 Vでも 良い。電源電圧が6.07であるためワード線の電位は 0. 3 Vステップで可変される。したがって、上記動作 を行った場合の可変レベルは、第1の可変レベルは1. 5V、第2の可変レベルは2、4V、第3の可変レベル は4.5 Vとなる。電源電圧が4.0 Vのときの可変レ ベルは、第1の可変レベルが1.6Vであり、第2の可 変レベルが2、4 V であり、第3の可変レベルが電源電 圧(4.0V)であり、第1、第2の可変レベルについ ては電源電圧にほとんど依存していない。

【0039】また、第3の可変レベルについては、第3 のセル、M11のしきい値よりも電源電圧が低い場合に は、競出しに最適なワード線のレベルは、セルM16の電 流が最も多くなる電源電圧であり、M11のしきい値より も電源電圧が高い場合にはM11のしきい値であるので、 電源電圧が4.0Vの場合4.0Vで、電源電圧が6. ① Vの場合4、5 Vであるのが設置しに最適な電位であ る。上記回路を用いた場合第3のセルのしきい値より電 源電圧が低い場合を除き、可変レベルがそれぞれのセル のしきい値より最もずれた場合でも電源電圧の5%より 小さくなり、また図19の抵抗RP1~RP20の抵抗 を増やすことにより、このずれは更に小さくすることが できる。例えば、抵抗を現在の倍にすれば、可変レベル は電源電圧の2.5%ステップであり、可変レベルがそ 36 れぞれのセルのしきい値より最もずれた場合でも電源電 圧の2、5%より小さくなる。また、本実施例では可変 レベルをそれぞれのセルMO1、M16、M11が電流を流し 始めたレベルより1段落としているが、これはそれぞれ のセルが電流を流さないレベルに可変レベルをするため であり、可変レベルを1段落とす前のレベルでのそれぞ れのセルの流す電流が設出し動作に問題なければ可変レ ベルを1段落とす必要はない。

【①①40】また、この実施例ではワード線を①Vから 電源電圧に上げながら可変レベルを決定する動作を行っ ているが、ワード線を初め電源電圧に上げ、電源電圧か ち)Vにこの実施例のように段階的に下げながらセルM 11 M10、Motが電流を流さなくなるレベルを検知し、 そのレベルを可変レベルと設定するようにすれば、上記 のように可変レベルを上つ前のレベルに戻さなくても、 それぞれのセルが電流を流さないレベルに可変レベルを 設定することができる。また、この実施例では可変動作 の1サイクル時に第1、第2、第3のワードアドレスを ラッチし、2サイクル以降ではこの第1、第2、第3の ワードアドレスを用いることで高速な可変動作を実現し

わしている。

23

の電源電圧が変わった場合。この真能例のように1サイ クル時のワードアドレスを用い可変動作を行うと、可変 レベルが変化してしまうため、1サイクル時の動作を疑 り返す回路動作にしても良い。以上のように、この実施 例では電源電圧の違いや、セルの特性が予定よりずれた 場合にも読出しに最適なワード線のレベルを供給できる 回路を実現できる。

【0041】次に、図35万至図45を参照して第7の 実施例を説明する。図35は、本実施例のワード線の電 圧可変回路である。ここに表される抵抗RRO、RR 1. RR2, RR3, RR4, RR5, RR6, RR 7. RR8は、すべて同じ抵抗値Rである。抵抗RH 0. RH1, RH2, RH3, RH4, RH5, PH 6. PH7、PH8、RH9は、抵抗RR0~RR8の 各抵抗値の1/5の抵抗値1/5Rである。まず、入力 GHOを1にした場合で電源電圧Vddが4. 0Vの場合 について考えてみる。ノードNO~N9の電位は抵抗分 割によりノードN0から順に0、4V、0、8V、1. 27.・・・、4.0 Vとなる。またここで入力GNO ~GN9の内いずれかをしとすることでノードNXには ノー FN 0 ~N 9 の電位が現れる(入力R D 1 が 1 のと き)、入力GH()を1にした場合で、入力GN()~GN 9の内の一つの入力GNnを1にしたときのNXの電位 をVxとする。ここで、入力GHO~GH5を順に切り 換えていく。GHOが1のときNXの電位はVxであ る。G目1が1のときNXの電位はVx-0.08Vで ある。G月2が1のときNXの電位はVx-0. 16V である。G月3が1のときNXの電位はVx-0.24 Vである。GH4が1のときNXの電位はVx-0.3 2 Vである。GH5が1のときNXの電位はVx-0. 40V、すなわち、GHOが1でGN (n-1) を1に したとき(GNnがGNOのときはOV)と同電位であ る。つまりこの回路は電源電圧Vadが4、0Vの時、入 カGHO~GH5とGNO~GN9を組み合わせること により0 Vから0. 08 Vきざみに4. 0 VまでNXを 可変することができる。

【0042】また、電源電圧が変わった場合にも、0V より電源電圧の1/50のきざみで電源電圧までNXを 可変することができる。さらにRm3は高抵抗で有り、 トランジスタTr10は0Vに近いしきい値を持つエン 40 ハンスメント型トランジスタであるため、RD1が1の ときには、ノードVV3の電位はほぼノードNXの電位 に等しくなる。またVW3は、図5に表されるロウデコ ーダの電源ⅤWに供給することにより、ワード線にVW 3の電位を供給できる。図36は、図35の入力GNO ~GN9を切り換えるためのカウンタ回路であり、図3 7は、図35の入力GN0~GN9を選択するためのデ コーダ回路である。図38は、図35の入力GH0~G 員5を切り換えるためのカウンタ回路であり、図39

ーダ回路である。図40は、可変レベルを読出しに最適 なレベルにストップするための可変ストップ回路であ る。図4.1は、本実施例を説明するためのセルの特性モ デルである。ととに哀されるMGO、MO1、M10、M11の 曲線は、それぞれのセルのワード線のレベルに対して流 す電流であり、曲線Aは、セルMOOとMOIの流す電流を 足したものであり、曲線A′は曲線Aの1/2の電流で あり、曲線BはMotとM10の流す電流を足したものであ り、曲線B'は、曲線Bの1/2の電流であり、曲線C 10 は、M10とM11の流す電流を足したものであり、曲線 C'は、曲線Cの1/2の電流である。またことに表さ れるINV2の切り換わりは、図40の回路において、 iNV2で表されるインバータが切り換わるレベルを表

【①043】また、図40に表わされる負荷トランジス タTrl2、Trl3は同じサイズ(Wl/L1)のト ランジスタである。!NV3の切り換わりは図44の! NV3で表されるインバータが切り換わるレベルを表わ している。図44に表される負荷トランジスタTェ14 は、図40の負荷トランジスタTェ12 (Tェ13) と 同じサイズ (♥1/L1) であるため、図44では、図 4.)のセル電流の半分の電流でINV3が切り換わる。 図42及び図43に本実総例の動作液形を示す。基本的 な動作は、第6の実施例と同様ワード線のレベルを順次 変えていき、図40の可変ストップ回路のリファレンス のメモリセルの流す電流によりワード線のレベルをコン トロールしている。まずRB1をOにすることにより、 図40の可変ストップ回路をアクティブにし、図39の デコーダ回路をアクティブにする。同時にRSIとRS 2に負のパルスを加え、図36、図38のカウンタ回路 をリセットする。この時、GHO~GH5はGHOが1 となっている。また、同時にSAAlを1とすることで 図40の可変ストップ回路のリファレンスのセルとして Mone Monが選択される。その後、RD1を1とするこ とでGNOが1となり、図35のレベル可変回路により ワード線にO. 4Vの弯位が供給される。その後、SR 1に正のパルスを加えることにより、WB1とWCが1 となり、図36のカウンタ回路がアクティブになり、G NO~GN9が順に切り扱わる。

【①①4.4】GN①~GN9が順に切り換わることによ り、ワード線のレベルがり、4 V 刻みで上昇していく。 GN4が1となり、ワード線のレベルが2. 6 Vになっ たときにMooとModのセルの流す電流により図40の! NV2の出力が0から1に切り換わり図40の出力WC が1から0になる(図41参照)。WCが0となること で図36のカウンタが止まり、GNO~GN9の切り換 わりが止まる。代わりに図38のカウンタがアクティブ となり、G目の~G目5が順次切り換わる。GHO~G 目5が順次切り換わることにより、ワード線の電位は は、図3.5の入力GH0~GH5を選択するためのデコ 50 2.0Vより0.08Vずつ電位が下がっていくのであ

26

るが、この場合はGH1が1となりワードの電位が1. 927となったときに [NV2の出力が1から)に切り 換わり、図40のWBlがlからOに切り換わり、図3 8のカウンタが止まる。ことを第1の可変レベルとし、 ことで第1の読出し動作を行う。またとこでSAA1を O、SAA2を1とし、図40の可変ストップ回路のリ ファレンスのセルをMGIとM10に切り換える。その後R S2に負のパルスを、SR1に正のパルスを加えること により第2の可変レベルを決定する動作にはいる。 RS 2に負のパルスを加えることにより図38のカウンタが リセットされるため、GHO~GH5はGHOが1とな る。ワード線の電位としては2.0 Vとなる。またSR 1に正のパルスを加えることにより。図4 ()の出力WC とWB1がともに1になる。そのため図36のカウンタ 回路がアクティブになり、GNO~GN9が先程の続き のGN4より順次切り換わる。

25

【0045】ワード線の電位は2.0 Vより順次上昇 し、GN7が1となったとき、すなわちワード線の電位 が3.2 VとなったときにM01とM10の歳す電流により 図40の1NV2の出力がりから1に切り換わり、図4 0の出力WCが1から0となる(図41参照)。WCが 0となることで図36のカウンタが止まり、GN0~G N9の切り換わりが止まる。代わりに図38のカウンタ がアクティブとなり、GHO〜GH5が順次切り換わ る。G目り~GH5が順次切り換わることによりワード 電位は3.2 Vより().08 Vずつ電位が下がってい く。G月5が1となりワードの電位が2、80Vとなっ たときに「NVSの出力が1からりに切り換わり図38 のカウンタが止まる。ことを第2の可変レベルとし、こ とで第2の読出し動作を行う。また、ことでSAA2を O. SAA3を1とし、図40の可変ストップ回路のリ ファレンスのセルをM10とM11に切り換える。その後、 RS2に負のバルスを加え、SR1に正のパルスを加え ることにより第3の可変レベルを決定する動作に入る。 RS2に負のパルスを加えることにより図38のカウン タがリセットされるため、GHO~GH5は、GHOが 1となる。ワードの電位としては3.2Vになる。ま た。SR1に正のパルスを加えることにより、図40の 出力WCとWB1がともに1となる。

【0046】そのため、図36のカウンタ回路がアクテ ィブになり、GNO~GN9が先程の続きのGN7によ り順次切り換わる。ワードの電位は3.2 Vより上昇 し、GN9が1となったとき、すなわち、ワードの電位 が4. 0 VとなったときにMG1とM10の確す電流により 図40の 1 NV 2 の出力が0から1 に切り換わり、図4 0の出力WCが1から0となる(図41参照)、WCが 0となることで図36のカウンタが止まり、GN0~G N9の切り換わりが止まる。代わりに図38のカウンタ がアクティブとなり、GHO~GH5が順次切り換わ

の電位は4.0 Vより().08 Vずつ電位が下がってい く。G月4が1となりワード線の電位が3.68 Vとな ったときに!NV2の出方が1からりに切り換わり図3 8のカウンタが止まる。ここを第3の可変レベルとし、 ことで第3の読出し動作を行う。その後、SAA3を1 からりとし、RD1をりとし、RB1を1にして動作を 終了する。まず、第1の可変レベルの時の読出しについ て説明する。第1の可変レベルは1.92 Vである。図 4.4 は、本体セルアレイと本体センスアンプである。 【0047】ととで示されるロウデコーダは、図5に示 す回路であり、前述のようにアドレスADD1/ADD 1B. ADD2/ADD2B. ADD3/ADD3BK よりワード線図1~Wnの内1つが遵釈され、さらに、 図5の電源VWに図35のVW3が供給されているた め、選択されたワード線は、図35のVW3の電位が表 われる。ここに表されるカラムデコーダは、図45に表 わされており、アドレスADD4/ADD4B、ADD 5/ADD5B, ADD6/ADD6BによりL1~L nの向上つが設定され、このロウデコーダ、カラムデコ ーダにより本体セルアレイのメモリセルが1つ選択され る。また、ことに表わされる!NV3の切り換わりは、 前述のように、図40の負荷トランジスターTェ12と Tr13と図44の負荷トランジスターTr14が同じ トランジスター (V1/し1) であることと、図40の iNY2と図44のiNY3が同じインバータ(同じゲ ート長さし、帽Wのトランジスタを使っている) である ことにより、INV2の切り換わりの半分である。また この関係は電源電圧が変動した場合も、またトランジス タ特性が変わった場合も、前記同じし、▼を使っている 30 ため基本的にはTrl2. Trl3. Trl4は同様に 特性が変化するし、INV2とINV3の切り換わりは 同様に変化する。そのため本真施例のように INV2の 切り換わりでワード線の電位を止めた場合、図44の本 体のセンスアンプS/Aの切り換わりは図41に表わさ れる曲線A'になり、第1の可変レベルの読出して最も 判別のしにくいセルMcoとMctのセル電流の半分の切り 換わりを待ち、最も読みだし余裕を持っている。第2、 第3の可変レベルでも同様である。

【① 0.4.8】第2の可変レベルでは、本体のS/Aの切 り換わりは曲線B'であり、第2の可変レベルの読出し で最も判別しにくいセルMoteとM10のセル電流の半分の 切り換わりである。第3の可変レベルでは本体のS/A の切り換わりは曲線C1であり、第3の可変レベルの読 出して最も判別しがたいにくいセルM19とM11のセル電 流の半分の切り換わりである。つまり、本実施例は第 1. 第2、第3の読出し時にもっとも読みだし余裕の少 ない2つのセルを可変レベルの設定に用いることによ り、本体のS/Aの1.0データを決定する切り換わり が上記読みだし余裕の少ない2つのメモリセルのセル電 る。G目 () ~G H5が順次切り換わるととによりワード 50 流の中間の電流で切り換わるようにワード線の電位をコ

(15)

特開平7-29383

27

ントロールしている。以上のように、本実施例は電源等圧の変動に対しても、トランジスタの特性の変化に対しても、またセルの特性の変化に対しても富に読出しに最適なワード線のレベルを供給できる。また、S/Aの負荷トランジスタTrl2、Trl3、Trl4の設定も、図41に表されるインバータの切り換えがずれるだけでワード線の可変レベルとな体S/Aの切り換わりの関係は常に同じであるため、かなりラフな設定を行うことができる。

【0049】さらに、第6の実施例に比べ、少ない抵抗 15 でより細かくワード線の電位をコントロールでき、また ワード線の電位のコントロールを電源電圧の10%と2 %の2段階にコントロールしており、可変レベルと可変 レベルの間は電源電圧の10%とおおまかなコントロー ルを行い、その後、電源電圧の2%と、こまかなコント ロールを行っているため、初めから2%の高位コントロ ールにより可変レベルを決定する動作を行うよりも、少 ない時間で可変レベルを決められる。また、すべての実 施例について言えることであるが、可変レベルをコント ロールするためのトランジスタにメモリセルを用いてい 20 るが、必ずしもメモリセルである必要はなく、例えば、 メモリセルのしきい値をコントロールするために不純物 をイオン注入しているが、この方法でメモリセルと同様 のイオン注入を行ったトランジスタを用いても良い。ま た可変レベルをコントロールするためのメモリセルは、 本体セルアレイ中のメモリセルを用いても、周辺で作成 しても良い。

[0050]

【発明の効果】読出し動作を数回に分けて行うため、センスアンプの動作電流のビーク電流を低く抑えることが 30でき、なおかつセンスアンプの数を減らすことができる。さらに、読出し時のワード線の電位をあらかじめデータの分かっているセル(リファレンスのセル)を用いて設定することで、電源電圧の変動やセルの特性の変化に対しても常に読出しに最適な電圧を選択できる。


【図面の簡単な説明】

- 【図 1 】本発明の半導体記憶装置の回路図のメモリセル 部分を示す回路図。
- 【図2】図1の半導体記憶装置の出力回路を示す回路 図。
- 【図3】本発明の半導体記憶装置のセンスアンブの回路 図。
- 【図4】 本発明の半導体記憶装置のラッチブロック回路 図、
- 【図5】 本発明の半導体記憶装置のロウデューダの回路 図。
- 【図6】本発明の半導体記憶装置の電圧可変回路図。
- 【図?】本発明の実施例のフローチャート図。
- 【図8】本発明の半導体記憶装置の読み出し動作を示す 動作図。


- 【図9】本発明の実施例の動作波形図。
- 【図10】本発明の実施例の動作波形図。
- 【図11】本発明の実施例の動作波形図。
- 【図12】本発明の実施例のフローチャート図。
- 【図13】本発明の半導体記憶装置の読み出し動作を示す動作図。


28

- 【図14】本発明の実施例のフローチャート図。
- 【図15】本発明の半導体記憶装置の読み出し動作を示す動作図。
- 【図16】本発明の実施例のフローチャート図。
- 【図17】本発明の半導体記憶装置の読み出し動作を示す動作図。
- 【図18】本発明の半導体記憶装置の電圧可変回路図。
- 【図19】本発明の半導体記憶装置の電圧可変回路図。
- 【図20】本発明の半導体記憶装置のカウンタ回路図。
- 【図21】本発明の半導体記憶装置のデコーダ回路図。
- 【図22】本発明の半導体記憶装置のデコーダ回路図。
- 【図23】本発明の半導体記憶装置のラッチ回路図。
- 【図24】本発明の半導体記憶装置のラッチ回路図。
- 【図25】本発明の半導体記憶装置のラッチ回路図。
- 【図26】本発明の半導体記憶装置のラッチ回路図。
- 【図27】本発明の半導体記憶装置のラッチ回路図。
- 【図28】本発明の半導体記憶装置の可変ストップ回路 図。
- 【図30】 本発明の半導体記憶装置のバルス発生回路 図、
- 【図31】 本発明の半導体記憶装置のメモリセルのモデル特性図。
- 【図32】本発明の半導体記憶装置の動作波形図。
- 【図33】本発明の半導体記憶装置の動作波形図、
- 【図34】本発明の半導体記憶装置の動作波形図。
- 【図35】本発明の半導体記憶装置の電圧可変回路図。
- 【図36】本発明の半導体記憶装置のカウンタ回路図。 【図37】本発明の半導体記憶装置のデコーダ回路図。
- 【図38】本発明の半導体記憶装置のカウンタ回路図。
- 【図39】本発明の半導体記憶装置のデコーダ回路図。
- 【図40】本発明の半導体記憶装置の可変ストップ回路
- 40 🖾.
 - 【図41】本発明の半導体記憶装置のメモリセルのモデル特件図。
 - 【図42】本発明の半導体記憶装置の動作波形図。
 - 【図43】本発明の半導体記憶装置の動作波形図。
 - 【図44】本発明の半導体記憶装置の本体セルアレイと 本体センスアンプの回路図。
 - 【図45】本発明の半導体記憶装置のカラムデコーダの 同路図。
 - 【図46】本発明及び従来の多値ROMの特性図。
- io 【図47】従来の多値ROMの読み出し回路図。





(17) 特開平7-29383







(19) 特開平7-29383









```
【公報種別】特許法第17条の2の規定による補正の掲載
【部門区分】第6部門第4区分
【発行日】平成11年(1999)6月18日
【公開香号】特開平7-29383
【公開日】平成7年(1995)1月31日
【年通号数】公開特許公報7-294
【出願香号】特願平5-193876
【国際特許分類第6版】
G1C 16/04
11/56
H011 21/8246
27/112
【FI】
G11C 17/09 305
```

【手統領正会】

【提出日】平成10年3月6日

【手統箱正】】

【補正対象書類名】明細書

11/34 H01L 27/10

【補正対象項目名】特許請求の範囲

381 A

433

【補正方法】変更

【補正内容】

【特許請求の衛囲】

【請求項1】 マトリックス状に配置された複数のメモリセルと、

前記メモリセルのゲートが接続されている複数のワード 線と

前記メモリセルのドレインが接続されている複数のビット線と、

前記ワード線に少なくとも1つ以上の電位を供給する電 圧可変回路と、

該出し動作時において前記複数のメモリセルの中から該み出される所定のメモリセルを少なくとも2つ以上内部的に順次選択する手段を育するビット線選択手段と、前記ピット線選択手段により選択された所定のビット線の電位を検出して前記複数のメモリセルの中から読み出されるメモリセルの後す電流をセンスするセンスアンプと

少なくとも2つ以上のラッチ回路と、

前記内部的に順次選択された少なくとも2つ以上のメモリセルの前記センスアンプの出力を前記ラッチ回路にそれぞれラッチする順次回路とを備えていることを特徴とする半導体記憶鉄器。

【請求項2】 マトリックス状に配置された復数のメモリセルと。

前記メモリセルのゲートが接続されている複数のワード 線と、 前記メモリセルのドレインが接続されている複数のビット複と。

前記ワード線に少なくとも1つ以上の電位を供給する電 圧可変回路とを備え、

前記電圧可変回路は、前記メモリセルを構成する所定の少なくとも1つ以上のトランジスタ又はこのメモリセルの特性と同等の特性を有する少なくとも1つ以上のトランジスタにより構成されるリファレンスのトランジスタにより前記ワード線に供給する複数の電位を設定することを特徴とする半導体記憶装置。

【請求項3】 マトリックス状に配置された複数のメモリセルと、

前記メモリセルのゲートが接続されている複数のワード 組と

前記メモリセルのドレインが接続されている複数のビッ ト僚と、

前記ワード線に少なくとも1つ以上の電位を供給する電 圧可変回路とを備え、

前記電圧可変回路は、前記メモリセルを構成する所定の少なくとも1つ以上のトランジスタ又はこのメモリセルの特性と同等の特性を有する少なくとも1つ以上のトランジスタにより構成されるリファレンスのトランジスタのゲートに、前記ワード線に供給する複数の電位と同等の電位を供給する手段を育し、前記リファレンスのトランジスタのドレインに接続され、前記リファレンスのセルの流す電流をセンスするリファレンスセンスアンプを具備し、このリファレンスセンスアンプの出力により、前記センスアンプの出力をとのセンスアンプに接続された出力回路により出力するととを特徴とする半導体記憶装置。

- 絹 1-

【請求項4】 前記リファレンスのトランジスタが、前記メモリセルと同じしきい値のトランジスタ、前記メモリセルと同じしきい値のを流特性が同じトランジスタ。前記メモリセルと同じしきい値で電流特性がこのメモリセルの電流特性の何倍かの電流特性を持つトランジスタ。又は前記メモリセルとしきい値が異なり。電流特性がこのメモリセルの電流特性の何倍かの電流特性を持つトランジスタのいずれか少なくとも1つ以上のトランジスタにより構成されることを特徴とする請求項2又は請求項3に記載の半導体記憶装置。

【請求項5】 1読み出し動作において、マトリックス 状に配置された複数のメモリセルのゲートが接続されて いる複数のワード線の中の所定のワード線に電圧可変回 踏により所定の電位を供給する手段と、

前記メモリセルのドレインが接続されている複数のビット線の中の所定のビッット線の電位を検出し、その電位に基づいて形成されたメモリセルデータを出力する手段と

前記所定のワード線が前記所定の電位の状態で、前記複数のビット線の中の他のビット線の電位を検出してその電位に基づいて形成されたメモリセルデータを出力し、この出力動作をさらに前記複数のビット線の別のビット線に続ける内部的手段とを備えていることを特徴とする半導体記憶装置の読み出し方法。

【詰求項6】 マトリックス状に配置され、複数のレベルのデータを記憶するゲートと電流経路を備えた複数のメモリセルと、

前記メモリセルのゲートが接続されている複数のワード 線と

前記メモリセルのドレインが接続されている複数のビッ ト海と

前記ワード線に接続され、アドレス信号に基づいて前記 ワード線の1つを選択する第1の選択手段と、

前記第1の選択手段に接続され、異なる選圧を順次生成 し、データ読み出し動作時においてこの異なる電圧をデ ータを読み出す際に前記第1の選択手段に供給する選圧 供給手段とを備えていることを特徴とする半導体記述装 環

【請求項7】 前記ワード線の1つが前記第1の選択手段によって選択されている時、前記電圧供給手段から電圧がその選択されたワード線に供給されている時に、メモリセルからデータを読み出すためにアドレス信号に基づいてピット線を交互に選択する第2の選択手段と、ピット線の電位を順次検出するために第2の選択手段によって選択されたピット線に接続されたセンスアンプ

前記センスアンプに接続され、前記センスアンプから出力された複数の電圧を前記第1の選択手段によって選択されたワード線の電位にしたがってデジタルデータに変換し、このデジタルデータを出力する複数の出力回路と

٤.

をさらに備えていることを特徴とする語求項6に記載の 半導体記憶装置。

【請求項8】 前記メモリセルの各々は、複数のしきい 館電圧いずれか1つを有していることを特徴とする請求 項6に記載の半導体記憶鉄置。

【請求項9】 前記出力回路の各々は、前記センスアンプからの出力されたポテンシャルをラッチする少なくとも2つのラッチ回路と前記各ラッチ回路によってラッチされたポテンシャルをデジタルデータに変換するデータ変換手段から構成されていることを特徴とする請求項7に記載の半導体記憶接続。

【語求項10】 前記電圧供給手段は、電源電圧を分割 してメモリセルのしきい値電圧と同一のボテンシャルを 生成する複数の抵抗を有することを特徴とする語求項6 に記載の半導体記憶装置。

【語求項11】 マトリックス状に配置され、少なくとも2つのビット情報を表す複数のレベルのデータを記憶するゲートと電流経路を備えた複数のメモリセルと、前記メモリセルのゲートが接続されている複数のワード

線と、 前記メモリセルのドレインが接続されている複数のビッ

ト線と、 前記ワード線に接続され、アドレス信号に基づいて前記

ワード線の1つを選択する第1の選択手段と、 前記第1の選択手段に接続され、複数のリファレンスセルを備え、各リファレンスセルは、異なるリファレンス ボテンシャルにセットされ、データ読み出し操作時にメモリセルからデータが読み出された場合前記リファレンスセルから生成されたリファレンスポテンシャルを前記 第1の選択手段に順次供給する電圧供給手段とを備えて

【請求項12】 マトリックス状に配置され、複数のレベルのデータを記憶するゲートと電流経路を備えた複数のメモリセルと、

いることを特徴とする半導体記憶装置。

前記メモリセルのゲートが接続されている復数のワード 線と

前記メモリセルのドレインが接続されている複数のビット像と、

前記ワード線に接続され、アドレス信号に基づいて前記 ワード線の1つを選択する第1の選択手段と、

前記第] の選択手段に接続されている電圧供給手段とを 備え

前記電圧供給手段は、電源電圧をワード線に供給される 複数の電圧に分割し、この複数の電圧を順次前記第1の 選択手段に供給する電圧生成回路と、この電圧生成回路 に接続され、前記第1の選択手段で選ばれたワード線を 1つのボテンシャルにセットする動作に用いられ、且つ 第1のしきい値電圧、第1のしきい値電圧より高い第2 のしきい値電圧、第2のしきい値電圧より高い第3のし きい値電圧を有する第1、第2及び第3のリファレンス

セルを有するストップ回路とを有し、

このストップ回路は、この電圧生成回路によって生成さ れた電圧が前記第1、第2. 第3のいずれかの電圧に達 したときにこの電圧生成回路の電圧生成を止めるように 設計されていることを特徴とする半導体記憶装置。てい ることを特徴とする半導体記憶装置。

【請求項13】 マトリックス状に配置され、複数のレ ベルのデータを記憶するゲートと電流経路を値えた複数 のメモリセルと

前記メモリセルのゲートが接続されている複数のワード 浪と

前記メモリセルのドレインが接続されている複数のビッ ト徐と、

前記ワード線に接続され、アドレス信号に基づいて前記 ワード線の1つを選択する第1の選択手段と、

前記第1の選択手段に接続されている電圧供給手段とを

前記電圧供給手段は、前記ワード線に供給され前記第1 の選択手段に順次供給される複数の電圧に分割する電圧 生成而酸と

前記第1の選択回路によって選択されたワード線のボテ ンシャルを設定し第1のしきい値電圧、第1のしきい値 湾圧より高い第2のしきい値湾圧、第2のしきい値湾圧 より高い第3のしきい値電圧及び第3のしきい値電圧よ り高い第4のしきい値電圧を有し、第1、第2、第3及 び第4のリファレンスセルを有し、前記電圧生成回路が 第1及び第2のしきい値電圧の中間電圧、第2及び第3 のしさい値弯圧の中間弯圧、第3及び第4のしきい値弯 圧に達したときに前記電圧生成回路を止めるように設計 された、前記電圧生成回路に接続されたストップ回路と を有していることを特徴とする半導体記憶装置。

【請求項14】 ワード線及びピット線によって選択さ れた複数のメモリセルの1つに答えられたマルチレベル のデータを読み出す方法において、

第1のポテンシャルを選択されたワード線に供給して、 センスアンプを有するワード線に接続された少なくとも 1つのメモリセルを流れる電流を検出し、ラッチ回路の センスアンプから出力される信号をラッチするステップ Ł.

第1のポテンシャルより高い第2のポテンシャルを選択 されたワード線に供給して、センスアンプを有するワー ド海に接続された少なくとも1つのメモリセルを流れる 電流を検出し、第2のラッチ回路のセンスアンプから出 力される信号をラッチするステップと、

第2のポテンシャルより高い第2のポテンシャルを選択 されたワード線に供給して、センスアンプを有するワー 下簿に接続された少なくとも1つのメモリセルを流れる 電流を検出し、第3のラッチ回路のセンスアンプから出 力される信号をラッチするステップと、

前記第1、第2. 第3のラッチ回路でラッチされた信号

からデジタルデータを生成するステップとを備えたこと を特徴とするワード線及びピット線によって選択された 複数のメモリセルの1つに整えられたマルチレベルのデ ータを読み出す半導体記憶装置の読み出し方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0007

【辅正方法】変更

【補正内容】

[0007]

【課題を解決するための手段】本発明は、メモリセルの ゲートに印加される電圧、即ち、ワード線に印加される 弯圧を変えながらデータを読出すことを特徴としてい る。また、読出し動作を數回に分けて行うことを特徴と している。さらに、読出し動作時にメモリセルのゲート に印創される電圧をリファレンスのメモリセルにより設 定することを特徴としている。すなわち本発明の半導体 記憶装置は、マトリックス状に配置された複数のメモリ セルと、前記メモリセルのゲートが接続されている複数 のワード線と、前記メモリセルのドレインが接続されて いる複数のビット線と、前記ワード線に少なくとも1つ 以上の電位を供給する電圧可変回路と、読出し動作時に おいて前記複数のメモリセルの中から読み出される所定 のメモリセルを少なくとも2つ以上内部的に順次選択す る手段を有するビット線選択手段と、前記ビット線選択 手段により選択された所定のビット線の電位を検出して 前記複数のメモリセルの中から読み出されるメモリセル の流す電流をセンスするセンスアンプと、少なくとも2 つ以上のラッチ回路と、前記内部的に順次選択された少 なくとも2つ以上のメモリセルの前記センスアンプの出 力を前記ラッチ回路にそれぞれラッチする順次回路とを 備えていることを第1の特徴としている。また、マトリ ックス状に配置された複数のメモリセルと、前記メモリ セルのゲートが接続されている複数のワード線と、前記 メモリセルのドレインが接続されている複数のビット線 と、前記ワード線に少なくとも1つ以上の電位を供給す る電圧可変回路とを備え前記電圧可変回路は、前記メモ リセルを構成する所定の少なくとも1つ以上のトランジ スタ又はこのメモリセルの特性と同等の特性を有する少 なくとも1つ以上のトランジスタにより構成されるリフ ァレンスのトランジスタにより前記ワード線に供給する 複数の電位を設定することを第2の特徴としている。さ ちに、マトリックス状に配置された複数のメモリセル と、前記メモリセルのゲートが接続されている複数のワ ード線と、前記メモリセルのドレインが接続されている 複数のビット線と、前記ワード線に少なくとも1つ以上 の電位を供給する電圧可変回路とを備え、前記電圧可変 回路は、前記メモリセルを構成する所定の少なくとも1 つ以上のトランジスタ又はこのメモリセルの特性と同等 の特性を有する少なくとも1つ以上のトランジスタによ

り構成されるリファレンスのトランジスタのゲートに、 前記ワード線に供給する複数の電位と同等の電位を供給 する手段を有し、前記りファレンスのトランジスタのド レインに接続され、前記リファレンスのセルの流す弯流 をセンスするリファレンスセンスアンプを具備し、この リファレンスセンスアンブの出力により、前記センスア ンプの出力をこのセンスアンプに接続されたラック回路 にラッチするか、又は、前記センスアンプに接続された 出力回路により出力することを第3の特徴としている。 前記リファレンスのトランジスタが、前記メモリセルと 同じしきい値のトランジスタ、前記メモリセルとしきい 値が異なり電流特性が同じトランジスタ、前記メモリセ ルと同じしきい値で電流特性がこのメモリセルの電流特 性の何倍かの電流特性を持つトランジスタ、又は前記メ モリセルとしさい値が異なるが電流特性がこのメモリセ ルの電流特性の何倍かの電流特性を持つトランジスタの いずれか少なくとも1つ以上のトランジスタにより構成 しても良い。本発明の半導体記憶装置の読出し方法は、 1読み出し動作において、マトリックス状に配置された 複数のメモリセルのゲートが接続されている複数のワー 下律の中の所定のワード律に弯圧可変回路により所定の **穹位を供給する手段と、前記メモリセルのドレインが接** 続されている複数のビット線の中の所定のビット線の電 位を検出し、その電位に基づいて形成されたメモリセル データを出力する手段と、前記所定のワード線が前記所 定の電位の状態で前記複数のビット線の中の他のビット 線の電位を検出してその電位に基づいて形成されたメモ リセルデータを出力し、との出力動作を更に前記複数の ビット線の別のビット線に続ける内部的手段とを備えて いることを第1の特徴としている。

【手統領正3】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】変更

【補正内容】

【0008】また本発明の半導体記憶装置は、マトリックス状に配置され、複数のレベルのデータを記憶するゲートと電流経路を備えた複数のメモリセルと、前記メモリセルのゲートが接続されている複数のワード線と、前記メモリセルのドレインが接続されている複数のピット線と、前記ワード線の後端され、アドレス信号に基づいて前記ワード線の1つを選択する第1の選択手段と表現を開発といる。前記ワード線の1つが前記第1の選択手段に供給する電圧、供給手段とを備えているととを第4の特徴としている。前記ワード線の1つが前記第1の選択手段によって選択されている時、前記電圧供給手段から電圧がその選択されている時、前記電圧供給き段から電圧がその選択されている時、前記電圧供給されている時に、メモリセルからデータを読み出すためにアドレス信号に基づいてピット線

を交互に選択する第2の選択手段と、ビット線の電位を 順次検出するために第2の選択手段によって選択された ピット線に接続されたセンスアンプと、前記センスアン プに接続され、前記センスアンプから出力された複数の **湾圧を前記第1の選択手段によって遵釈されたワード線** の電位にしたがってデジタルデータに変換し、このデジ タルデータを出力する複数の出力回路とをさらに備えて いても良い。前記メモリセルの各々は、複数のしきい値 常圧いずれか1つを有しているようにしても良い。 前記 出方回路の各々は、前記センスアンブからの出力された ボテンシャルをラッチする少なくとも2つのラッチ回路 と前記各ラッチ回路によってラッチされたポテンシャル をデジタルデータに変換するデータ変換手段から構成さ れているようにしても良い。前記電圧供給手段は、電源 電圧を分割してメモリセルのしきい値電圧と同一のポテ ンシャルを生成する複数の抵抗を有するようにしても良 い。また本発明の半導体記憶装置は、マトリックス状に 配置され、少なくとも2つのビット情報を表す複数のレ ベルのデータを記憶するゲートと電流経路を備えた複数 のメモリセルと、前記メモリセルのゲートが接続されて いる複数のワード線と、前記メモリセルのドレインが接 続されている複数のビット線と、前記ワード線に接続さ れ、アドレス信号に基づいて前記ワード線の1つを選択 する第1の選択手段と、前記第1の選択手段に接続さ れ、複数のリファレンスセルを備え、各リファレンスセ ルは、異なるリファレンスポテンシャルにセットされ、 データ読み出し操作時にメモリセルからデータが読み出 された場合前記リファレンスセルから生成されたリファ レンスポテンシャルを前記第1の選択手段に順次供給す る電圧供給手段とを備えていることを第5の特徴として いる。前記リファレンスセルは、電源及び接地間に平行 に接続されしきい値電圧と同じポテンシャルを生成し、 前記電圧供給手段は、リファレンスセルから生成された ポテンシャルの1つを引き抜き、参照ポテンシャルとし て第1の選択手段に供給する電圧供給ユニットを有して いても良い。また、本発明の半導体記憶装置は、マトリ ックス状に配置され、彼敷のレベルのデータを記憶する ゲートと電流経路を備えた複数のメモリセルと、前記メ モリセルのゲートが接続されている複数のワード線と、 前記メモリセルのドレインが接続されている複数のビッ ト徐と、前記ワード線に接続され、アドレス信号に基づ いて前記ワード線の1つを選択する第1の選択手段と、 前記第1の選択手段に接続されている電圧供給手段とを 備え、前記電圧供給手段は、電源電圧をワード線に供給 される複数の電圧に分割し、この複数の電圧を順次前記 第1の選択手段に供給する電圧生成回路と、この電圧生 成回路に接続され、前記第1の選択手段で選ばれたワー 下涼を1つのポテンシャルにセットする動作に用いる れ、且つ第1のしきい値電圧、第1のしきい値電圧より 高い第2のしきい値管圧。第2のしきい値管圧より高い

- 絹 4-

第3のしきい傾電圧を有する第1、第2及び第3のリフ ァレンスセルを有するストップ回路とを有し、このスト ップ回路は、この電圧生成回路によって生成された電圧 が前記第1、第2、第3のいずれかの電圧に達したとき にとの電圧生成回路の電圧生成を止めるように設計され ていることを第6の特徴としている。 これらワード線の 1つは前記第1の選択手段によって選択され、前記弯圧 供給手段から選択されたワード線に電圧が供給される間 に前記メモリセルからデータを読み出すためにビット線 をアドレス信号にしたがって順次選択する第2の選択手 段と、前記第2の選択手段によって選択される前記ビッ ト海に接続され、順次前記ピット線のポテンシャルを検 出するセンスアンプと、前記センスアンプに接続され、 前記センスアンブから出力される複数の電圧を前記第! の選択手段によって選択された前記ワード線のポテンシ ャルに従ってデジタルデータに変換し、このデジタルデ ータを出力する複数の出力回路とをさらに備えていても 良い。前記電圧供給手段は、前記電圧生成回路と前記ス トップ回路に接続され、前記電圧生成回路によって生成 された電圧を、前記ストップ回路が前記電圧生成回路を 止めるときに、前記第1、第2及び第3のしきい値電圧 より僅かに低い値に下げるレベルスイッチング回路をさ ちに有しているようにしても良い。前記電圧供給手段 は、前記ワード線が引き出されるための電圧が供給され る位置を示すワードアドレス信号を順次形成するアドレ ス生成手段と、前記アドレス生成手段に接続され、前記 管圧生成回路によって生成された管圧が、前記アドレス 生成回路から供給される前記ワードアドレス信号に従っ て引き出される位置を示す信号を生成するデコーダと、 ラッチ回路、前記アドレス生成手段に接続され、前記ス トップ回路が前記電圧生成回路を止めたときに前記アド レス生成回路からのワードアドレス信号をラッチするラ ッチ回路とをさらに有しているようにしても良い。前記 電圧生成回路は、2つの端部を有し、この總部間に直列 に接続されたn個の抵抗素子を有する抵抗回路と、2つ の端部を有し、1つの總部が前記抵抗回路の總部に接続 され、且つn個の前記抵抗索子の接続点に接続されてい る複数の転送ゲートとを構え、前記第1の抵抗素子の両 **端に接続された前記転送ゲートの他端は、第1の電源に** 接続されており、前記第1の抵抗素子に接続された前記 転送ゲートの他端は、第2の電源に接続され、残りの転 送ゲートは、お互いに他端に接続され、前記第1の抵抗 素子の両端に接続された転送ゲートの1つ及び前記第n の抵抗素子の両端に接続された転送ゲートの1つは、前 記レベルスイッチング回路から出力される信号によりコ

ントロールされ、残余の転送ゲートは、前記デコーダか ちの信号により制御されているようにしても良い。また 本発明の半導体記憶装置は、マトリックス状に配置さ れ、複数のレベルのデータを記憶するゲートと電流経路 を備えた彼数のメモリセルと、前記メモリセルのゲート が接続されている複数のワード線と、前記メモリセルの ドレインが接続されている複数のビット線と、簡記ワー 下線に接続され、アドレス信号に基づいて前記ワード線 の1つを選択する第1の選択手段と、前記第1の選択手 段に接続されている電圧供給手段とを備え、前記電圧供 給手段は、前記ワード線に供給され前記第1の選択手段 に順次供給される複数の電圧に分割する電圧生成回路 と、前記第1の選択回路によって選択されたワード線の ポテンシャルを設定し第1のしきい値電圧、第1のしき い値電圧より高い第2のしきい値電圧、第2のしきい値 湾圧より高い第3のしきい値湾圧及び第3のしきい値湾 圧より高い第4のしきい値電圧を有し、第1、第2、第 3及び第4のリファレンスセルを有し、前記電圧生成回 路が第1及び第2のしきい値電圧の中間電圧、第2及び 第3のしきい値電圧の中間電圧、第3及び第4のしきい 値電圧に達したときに前記電圧生成回路を止めるように 設計された、前記電圧生成回路に接続されたストップ回 踏とを有していることを第7の特徴としている。本発明 の半導体記憶装置の読み出し方法は、ワード線及びビッ ト線によって選択された複数のメモリセルの1つに蓄え ちれたマルチレベルのデータを読み出す方法において、 第1のポテンシャルを選択されたワード線に供給して、 センスアンプを有するワード線に接続された少なくとも 1 つのメモリセルを流れる電流を検出し、ラッチ回路の センスアンプから出力される信号をラッチするステップ と、第1のポテンシャルより高い第2のポテンシャルを 選択されたワード線に供給して、センスアンプを有する ワード線に接続された少なくとも1つのメモリセルを流 れる電流を検出し、第2のラッチ回路のセンスアンプか ち出力される信号をラッチするステップと、第2のポテ ンシャルより高い第2のボテンシャルを選択されたワー ド線に供給して、センスアンプを有するワード線に接続 された少なくとも1つのメモリセルを流れる電流を検出 し、第3のラッチ回路のセンスアンプから出力される信 号をラッチするステップと、前記第1、第2、第3のラ ッチ回路でラッチされた信号からデジタルデータを生成 するステップとを備えたことを特徴とするワード線及び ビット線によって選択された複数のメモリセルの1つに 替えられたマルチレベルのデータを読み出すことを第2 の特徴としている。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

D BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.